解決EMI問題的辦法很多，現代的EMI抑制方法包括：利用EMI抑制涂層、選用合適的EMI抑制零配件和EMI仿真設計等。本文從基本的PCB布板出發，討論多層pcb線路板分層堆疊在控制EMI輻射中(zhong)的(de)作用和設計技巧。

電源匯流排

在(zai)IC的(de)電(dian)源引腳附近合理地安置適當容量的(de)電(dian)容，可使IC輸出(chu)電(dian)壓的(de)跳變來得更快。然而(er)，問(wen)題(ti)并非到此(ci)為止。由于電(dian)容呈有限頻(pin)率響應(ying)(ying)的(de)特(te)性，這使得電(dian)容無法(fa) 在(zai)全頻(pin)帶上生成(cheng)干(gan)凈地驅(qu)動(dong)IC輸出(chu)所(suo)需要(yao)的(de)諧(xie)波功率。除此(ci)之(zhi)外，電(dian)源匯流排(pai)上形成(cheng)的(de)瞬(shun)態電(dian)壓在(zai)去耦路徑的(de)電(dian)感兩(liang)端會(hui)形成(cheng)電(dian)壓降(jiang)，這些瞬(shun)態電(dian)壓就是主要(yao)的(de)共 模EMI干(gan)擾源。我們應(ying)(ying)該怎么解決這些問(wen)題(ti)?

就我們電(dian)路板上(shang)的(de)(de)IC而言，IC周圍的(de)(de)電(dian)源(yuan)層(ceng)可以(yi)看成是優(you)良的(de)(de)高(gao)頻電(dian)容(rong)器，它可以(yi)收集為(wei)干(gan)凈輸出提供高(gao)頻能(neng)量(liang)的(de)(de)分立電(dian)容(rong)器所泄漏(lou)的(de)(de)那部份能(neng)量(liang)。此外，優(you)良的(de)(de)電(dian)源(yuan)層(ceng)的(de)(de)電(dian)感要小，從而電(dian)感所合成的(de)(de)瞬態信號也(ye)小，進而降低(di)共(gong)模EMI。

當然(ran)，電(dian)源層到(dao)IC電(dian)源引(yin)腳(jiao)的連線***盡可能短(duan)，因為數位信(xin)號的上(shang)升沿(yan)越(yue)來越(yue)快，***是直接連到(dao)IC電(dian)源引(yin)腳(jiao)所(suo)在(zai)的焊盤上(shang)，這要(yao)另外(wai)討論。

為了控(kong)制共模(mo)EMI，電(dian)(dian)源(yuan)(yuan)層要有(you)助于(yu)去耦(ou)和具有(you)足夠(gou)低的(de)(de)(de)電(dian)(dian)感(gan)，這個電(dian)(dian)源(yuan)(yuan)層***是(shi)一(yi)個設計相當(dang)好(hao)的(de)(de)(de)電(dian)(dian)源(yuan)(yuan)層的(de)(de)(de)配對(dui)。有(you)人可能(neng)會問，好(hao)到什么程度(du)才算好(hao)?問題的(de)(de)(de)答 案取(qu)決于(yu)電(dian)(dian)源(yuan)(yuan)的(de)(de)(de)分(fen)層、層間(jian)(jian)的(de)(de)(de)材料(liao)(liao)以(yi)及工作頻(pin)率(即(ji)IC上升時(shi)間(jian)(jian)的(de)(de)(de)函數)。通常(chang)，電(dian)(dian)源(yuan)(yuan)分(fen)層的(de)(de)(de)間(jian)(jian)距是(shi)6mil，夾層是(shi)FR4材料(liao)(liao)，則每平方英寸電(dian)(dian)源(yuan)(yuan)層的(de)(de)(de)等效電(dian)(dian) 容(rong)約(yue)為75pF。顯然(ran)，層間(jian)(jian)距越小電(dian)(dian)容(rong)越大。

上升(sheng)時(shi)(shi)(shi)間(jian)為100到(dao)300ps的(de)器件并不(bu)多(duo)，但是按(an)照目前IC的(de)發(fa)展速度，上升(sheng) 時(shi)(shi)(shi)間(jian)在100到(dao)300ps范圍的(de)器件將占有很高的(de)比例。對于100到(dao)300ps上升(sheng)時(shi)(shi)(shi)間(jian)的(de)電(dian)(dian)路(lu)，3mil層(ceng)(ceng)(ceng)間(jian)距對大(da)多(duo)數應用將不(bu)再適用。那時(shi)(shi)(shi)，有必要采用 層(ceng)(ceng)(ceng)間(jian)距小(xiao)于1mil的(de)分層(ceng)(ceng)(ceng)技術，并用介電(dian)(dian)常(chang)數很高的(de)材料(liao)代替FR4介電(dian)(dian)材料(liao)。現在，陶瓷(ci)和加陶塑(su)料(liao)可以滿足100到(dao)300ps上升(sheng)時(shi)(shi)(shi)間(jian)電(dian)(dian)路(lu)的(de)設(she)計(ji)要求。

盡管未來可(ke)能會(hui)采用(yong)新(xin)材(cai)(cai)料和新(xin)方法，但對于今天常見的1到3ns上升時間電(dian)路、3到6mil層間距和FR4介電(dian)材(cai)(cai)料，通常足夠(gou)處理***諧波并使瞬態信號足夠(gou)低，就是(shi)說，共模(mo)EMI可(ke)以降(jiang)得很(hen)低。本文給出(chu)的PCB分層堆疊設計實例將(jiang)假定層間距為(wei)3到6mil。

電磁屏蔽

從信號走(zou)線(xian)來(lai)看(kan)，好(hao)的(de)(de)分層(ceng)(ceng)(ceng)策略(lve)應該(gai)是(shi)把所(suo)有的(de)(de)信號走(zou)線(xian)放在一層(ceng)(ceng)(ceng)或若(ruo)干層(ceng)(ceng)(ceng)，這(zhe)些層(ceng)(ceng)(ceng)緊挨著電(dian)源(yuan)層(ceng)(ceng)(ceng)或接地層(ceng)(ceng)(ceng)。對于(yu)電(dian)源(yuan)，好(hao)的(de)(de)分層(ceng)(ceng)(ceng)策略(lve)應該(gai)是(shi)電(dian)源(yuan)層(ceng)(ceng)(ceng)與接地層(ceng)(ceng)(ceng)相鄰，且電(dian)源(yuan)層(ceng)(ceng)(ceng)與接地層(ceng)(ceng)(ceng)的(de)(de)距離盡(jin)可(ke)能小，這(zhe)就是(shi)我們所(suo)講的(de)(de)“分層(ceng)(ceng)(ceng)"策略(lve)。

PCB堆疊

什么樣的(de)(de)堆疊(die)策略有助(zhu)于屏蔽和抑制EMI?以下(xia)分層堆疊(die)方(fang)案假定電(dian)(dian)源電(dian)(dian)流在單(dan)一(yi)(yi)層***動，單(dan)電(dian)(dian)壓或(huo)多電(dian)(dian)壓分布(bu)在同一(yi)(yi)層的(de)(de)不同部份。多電(dian)(dian)源層的(de)(de)情形稍后討論。

4層板

4層(ceng)(ceng)板設計存在若干(gan)潛在問(wen)題。首先，傳統的(de)厚度為62mil的(de)四(si)層(ceng)(ceng)板，即使信(xin)號層(ceng)(ceng)在外(wai)層(ceng)(ceng)，電源(yuan)和接(jie)地(di)層(ceng)(ceng)在內層(ceng)(ceng)，電源(yuan)層(ceng)(ceng)與接(jie)地(di)層(ceng)(ceng)的(de)間距(ju)仍然過(guo)大(da)。

如果(guo)成本要(yao)求是***位的，可以(yi)考慮以(yi)下兩(liang)種傳統(tong)4層板的替代方(fang)案。這兩(liang)個方(fang)案都能改善EMI抑(yi)制的性能，但只(zhi)適用于板上元件密度足夠(gou)低(di)和元件周(zhou)圍有足夠(gou)面積(放置所要(yao)求的電源覆銅層)的場(chang)合。

***種(zhong)為***方(fang)案(an)，PCB的(de)(de)(de)外層(ceng)(ceng)(ceng)均(jun)為地層(ceng)(ceng)(ceng)，中(zhong)間(jian)兩層(ceng)(ceng)(ceng)均(jun)為信號/電源(yuan)(yuan)層(ceng)(ceng)(ceng)。信號層(ceng)(ceng)(ceng)上的(de)(de)(de)電源(yuan)(yuan)用寬線走(zou)線，這(zhe)(zhe)可(ke)使電源(yuan)(yuan)電流的(de)(de)(de)路(lu)徑阻抗低(di)，且信號微帶路(lu)徑的(de)(de)(de)阻抗也低(di)。從EMI控制的(de)(de)(de)角度(du)看，這(zhe)(zhe)是現有的(de)(de)(de)***4層(ceng)(ceng)(ceng)PCB結構。第二種(zhong)方(fang)案(an)的(de)(de)(de)外層(ceng)(ceng)(ceng)走(zou)電源(yuan)(yuan)和(he)地，中(zhong)間(jian)兩層(ceng)(ceng)(ceng)走(zou)信號。該方(fang)案(an)相(xiang)對傳統4層(ceng)(ceng)(ceng)板來(lai)說，改(gai)進要小一些，層(ceng)(ceng)(ceng)間(jian)阻抗和(he)傳統的(de)(de)(de)4層(ceng)(ceng)(ceng)板一樣欠(qian)佳。

如果要控制走(zou)線阻抗，上(shang)述堆疊方(fang)案都要非常小心(xin)地(di)將走(zou)線布置在(zai)電源和(he)接(jie)地(di)鋪銅(tong)島的下邊(bian)。另(ling)外，電源或(huo)地(di)層上(shang)的鋪銅(tong)島之(zhi)間應盡可能地(di)互連(lian)在(zai)一起，以確保DC和(he)低頻的連(lian)接(jie)性。

6層板

如果4層(ceng)板(ban)上的元件密度比(bi)較(jiao)大，則***采用6層(ceng)板(ban)。但是，6層(ceng)板(ban)設計中某些(xie)疊層(ceng)方案對電磁場的屏蔽作用不(bu)夠好，對電源匯流(liu)排(pai)瞬態信(xin)號(hao)的降低作用甚微(wei)。下面討論兩個實例。

***例將電源和地分別(bie)放在第2和第5層，由于(yu)電源覆(fu)銅阻抗高(gao)，對(dui)控制共模EMI輻射(she)非(fei)常不利。不過，從信(xin)號的阻抗控制觀(guan)點(dian)來(lai)看，這一方(fang)法卻(que)是非(fei)常正確的。

第(di)二例將(jiang)電(dian)(dian)源和(he)地分(fen)別放在(zai)第(di)3和(he)第(di)4層(ceng)，這(zhe)一(yi)設(she)計(ji)解(jie)決(jue)了(le)電(dian)(dian)源覆銅(tong)阻抗問題，由于(yu)第(di)1層(ceng)和(he)第(di)6層(ceng)的電(dian)(dian)磁屏蔽性能差(cha)，差(cha)模EMI增(zeng)加了(le)。如果兩個外(wai)層(ceng)上(shang)的信號(hao)線(xian) 數量***少，走線(xian)長度很(hen)短(短于(yu)信號(hao)最高諧波(bo)波(bo)長的1/20)，則(ze)(ze)這(zhe)種設(she)計(ji)可以(yi)解(jie)決(jue)差(cha)模EMI問題。將(jiang)外(wai)層(ceng)上(shang)的無元件和(he)無走線(xian)區(qu)域鋪銅(tong)填充并(bing)將(jiang)覆銅(tong)區(qu)接(jie)地 (每1/20波(bo)長為間隔)，則(ze)(ze)對差(cha)模EMI的抑(yi)制特別好。如前(qian)所(suo)述，要將(jiang)鋪銅(tong)區(qu)與內(nei)部接(jie)地層(ceng)多點相聯。

通用高性能6層(ceng)(ceng)(ceng)板設計(ji) 一般將(jiang)第(di)1和第(di)6層(ceng)(ceng)(ceng)布為地層(ceng)(ceng)(ceng)，第(di)3和第(di)4層(ceng)(ceng)(ceng)走電源和地。由于在電源層(ceng)(ceng)(ceng)和接地層(ceng)(ceng)(ceng)之間是(shi)兩層(ceng)(ceng)(ceng)居中的(de)(de)雙微帶信號線(xian)層(ceng)(ceng)(ceng)，因而EMI抑(yi)制(zhi)能力是(shi)優異的(de)(de)。該設計(ji)的(de)(de)缺點(dian) 在于走線(xian)層(ceng)(ceng)(ceng)只有兩層(ceng)(ceng)(ceng)。前面介紹(shao)過，如果(guo)外(wai)層(ceng)(ceng)(ceng)走線(xian)短且在無走線(xian)區域鋪銅(tong)，則用傳統的(de)(de)6層(ceng)(ceng)(ceng)板也可以實現相同的(de)(de)堆疊(die)。

另(ling)一(yi)種(zhong)6層(ceng)(ceng)板布局為信號、地(di)、信號、電源(yuan)(yuan)、地(di)、信號，這可(ke)實(shi)現高級信號完整性設計(ji)所需要的環境(jing)。信號層(ceng)(ceng)與接地(di)層(ceng)(ceng)相鄰，電源(yuan)(yuan)層(ceng)(ceng)和(he)接地(di)層(ceng)(ceng)配對(dui)。顯然，不足之處是(shi)層(ceng)(ceng)的堆疊不平衡(heng)。

這通常會(hui)給加工制(zhi)造帶來麻煩。解決問題(ti)的(de)辦(ban)法是將第3層所有(you)的(de)空白區域(yu)填銅，填銅后(hou)如果(guo)第3層的(de)覆銅密度接近于電(dian)源層或(huo)接地層，這塊板可(ke)以(yi)不(bu)嚴格(ge)地算作是結(jie) 構平衡的(de)電(dian)路板。填銅區***接電(dian)源或(huo)接地。連(lian)接過孔之間的(de)距(ju)離仍然是1/20波長，不(bu)見得處處都要連(lian)接，但理想(xiang)情況下應該連(lian)接。